Intégration haute densité de transistors à couches minces inorganiques extensibles avec d'excellentes performances et fiabilité

Nature Communications volume 13, Numéro d'article : 4963 (2022) Citer cet article

4565 accès

1 Citations

2 Altmétrique

Détails des métriques

Cet article a été mis à jour

Les transistors à semi-conducteurs inorganiques ont des performances et une fiabilité supérieures à celles des transistors organiques. Cependant, ils sont défavorables à la construction de produits électroniques extensibles en raison de leur nature fragile. En raison de cet inconvénient, ils ont été le plus souvent placés sur des pièces non étirables pour éviter les contraintes mécaniques, alourdissant les interconnexions déformables, qui relient ces pièces rigides, des contraintes de l'ensemble du système. La densité d'intégration doit donc être sacrifiée lorsque l'extensibilité est la première priorité car la part de câblages étirables doit être augmentée. Dans cette étude, nous montrons l'intégration à haute densité de transistors à couches minces d'oxyde ayant d'excellentes performances et fiabilité en intégrant directement les dispositifs dans des chaînes serpentines extensibles pour vaincre un tel compromis. Les transistors intégrés ne se cachent pas de la déformation et endurent des contraintes jusqu'à 100 % par eux-mêmes ; ainsi, la densité d'intégration peut être améliorée sans sacrifier l'extensibilité. Nous nous attendons à ce que notre approche puisse créer une électronique extensible plus compacte avec des fonctionnalités haut de gamme qu'auparavant.

L'électronique extensible élargit non seulement ses dimensions, mais également les possibilités d'innovation et les expériences créatives des utilisateurs. Les peaux électroniques sont un exemple représentatif d'une telle application intéressante1,2,3. Ils peuvent s'étirer avec les doigts pour rendre les robots plus humains en ressentant les textures et les forces. De plus, les appareils de chauffage conformes peuvent réchauffer les robots froids aux températures du corps humain pour devenir plus familiers et confortables au toucher3.

Les transistors sont des éléments de base essentiels pour une telle électronique extensible, car ils traitent divers signaux d'entrée et contrôlent les opérations d'autres composants4. Il existe deux stratégies principales pour rendre extensibles ces transistors et circuits cruciaux : utiliser des matériaux intrinsèquement extensibles, notamment des conducteurs, des diélectriques et des semi-conducteurs5,6,7,8,9,10,11, ou placer des dispositifs non extensibles sur des îlots rigides et connecter ces îlots avec des interconnexions extensibles, qui peuvent être constituées de ponts en forme de serpentin, de métaux liquides, etc.12,13,14,15,16,17,18,19,20. Pour cela, les îlots fonctionnels sont presque complètement découplés avec les contraintes et les câblages étirables reprennent la quasi-totalité de la déformation.

La première stratégie, les matériaux semi-conducteurs intrinsèquement étirables, a connu des avancées remarquables ces dernières années. Ils peuvent s'étirer jusqu'à 100 % de la déformation tout en présentant une mobilité supérieure à 1 cm2 V−1 s−1. De plus, des matériaux organiques photo-modelables et également étirables ont été rapportés récemment, permettant une microfabrication basée sur la lithographie optique21. Cependant, leur mobilité est légèrement trop faible pour les applications à haut débit telles que les capteurs d'images à fréquences d'images élevées, les processeurs d'applications mobiles, etc.

L'autre stratégie a consisté à se concentrer sur les performances élevées des appareils. Une combinaison d'îlots rigides et de câblages extensibles surpasse les performances organiques puisque des transistors inorganiques peuvent être utilisés. Kim et al. ont rapporté des circuits intégrés semi-conducteurs à oxyde métallique complémentaire (CMOS) étirables par impression par transfert de pièces de silicium monocristallin dopé source/drain (SD) sur des îlots de polyimide (PI)12,14. Cependant, le principal inconvénient de cette stratégie est que la densité d'intégration (nombre de transistors par unité de surface) est considérablement limitée car la proportion d'interconnexions extensibles aux îlots rigides doit être augmentée pour s'adapter à la forte contrainte sur l'ensemble du système (Fig. 1a et Fig. 1 supplémentaire). Cela conduit à un dispositif extensible volumineux ayant de nombreux ponts en serpentin avec peu d'îlots fonctionnels, ce qui n'est pas souhaitable à la fois pour l'expérience de l'utilisateur et le coût de fabrication (Fig. 1d).

a Combinaison d'îlots fonctionnels rigides et d'interconnexions extensibles pour construire un système électronique extensible. b Les appareils sont disposés en chaînes serpentines, où seuls les câblages passifs étaient placés auparavant. c La densité d'intégration augmente lorsque les appareils reposent également sur les ponts serpentins en plus de l'îlot rigide (Fig. 2 supplémentaire pour les détails du calcul). d L'électronique extensible encombrante actuelle peut être miniaturisée par l'approche proposée.

Ici, nous rapportons l'intégration à grande échelle de transistors à couches minces inorganiques hautes performances (TFT) par fabrication directe et intégration de dispositifs dans des chaînes serpentines pour surmonter ce compromis entre densité d'intégration et étirabilité (Fig. 1b et Supplémentaire Fig. 2). Nous avons créé des TFT inorganiques qui ne se cachent plus des contraintes mécaniques et supportent robustement la déformation par eux-mêmes. La fabrication directe de TFT est plus favorable que l'impression par transfert de dispositifs fabriqués séparément, car il s'agit d'un processus beaucoup plus simple, ce qui se traduit par un meilleur rendement et un débit plus élevé. Dans ce contexte, nous avons développé une architecture simple à double grille qui permet des TFT à oxyde métallique hautes performances avec une excellente fiabilité pour l'intégration monolithique sur les supports PI à des températures de traitement basses (≤300 °C). Ces TFT d'oxyde sur des cordes serpentines peuvent supporter une contrainte réelle grâce au revêtement PI, qui minimise la contrainte sur l'appareil causée par la déformation. Nous espérons que notre méthode réalisera une intégration extensible à grande échelle (LSI) et permettra des dispositifs extensibles avancés tels que des capteurs déformables haute fidélité, des écrans extensibles à haute résolution, etc.

Depuis le premier rapport sur les TFT In-Ga-Zn-O (IGZO), les performances et la fiabilité des TFT à oxyde ont rapidement progressé. Ils ont commencé à être adoptés dans les écrans à matrice active des appareils portables tels que les smartphones et les smartwatches22,23,24,25,26,27,28,29.

L'électronique extensible utilisant des TFT à oxyde a également été régulièrement rapportée jusqu'à présent, et nous avons examiné ces études en mettant l'accent sur trois principaux facteurs de mérite, notamment la mobilité à effet de champ, l'extensibilité et la densité de l'appareil (tableau supplémentaire 1) 17,19,30,31,32,33,34,35,36,37,38,39. Parmi les rapports sur les matrices TFT à oxyde extensible, Kim et al. a récemment rapporté un TFT a-IGZO extensible avec une mobilité assez élevée de 24,9 cm2 V−1 s−1, mais il ne peut être étiré que jusqu'à 30 % et seulement quatre appareils sont placés sur un substrat de 25 × 25 mm2 39. Pendant ce temps, Münzenrieder et al. ont rapporté un réseau TFT a-IGZO hautement extensible qui peut être étiré jusqu'à 210 %, cependant, la mobilité est faible à 11,3 cm2 V-1 s-1 et la densité de l'appareil est limitée à 400 TFT/cm2, ce qui est bien inférieur à 42 000 TFT/cm2 de transistors organiques extensibles17,21. Avec un tel manque de rapports sur les TFT extensibles qui satisfont les trois indices susmentionnés en même temps, nous avons donc essayé de les atteindre tous dans cette étude.

Bien que leur mobilité par effet de champ soit élevée (~20 cm2 V−1 s−1 pour IGZO) par rapport aux TFT organiques, ils sont encore insatisfaisants dans les applications nécessitant une vitesse de traitement élevée40,41. Pour augmenter les performances des TFT, nous avons choisi l'oxyde d'indium et d'étain (ITO) comme matériau de canal à haute mobilité, qui est à l'origine connu sous le nom d'oxyde conducteur transparent plutôt que comme semi-conducteur. Sa teneur en indium plus élevée (In/Sn = 9/1 en poids) que l'IGZO apporte une masse électronique effective faible car le plus grand rayon ionique de l'indium (par rapport à ceux du zinc et du gallium) fournit des voies de percolation efficaces pour les électrons23,42. De plus, la concentration de porteurs dans l'ITO est supérieure à celle de l'IGZO en raison de l'absence de suppresseurs de porteurs comme le gallium, et elle aide également la conduction percolative en éliminant les barrières de potentiel.

Cependant, la densité électronique élevée dans l'ITO rend les TFT difficiles à désactiver, même avec une polarisation de grille négative élevée, et provoque également un décalage négatif de la tension de seuil. Pour obtenir un bon fonctionnement marche / arrêt, nous contrôlons la concentration de porteurs dans l'ITO en introduisant de l'oxygène avec de l'argon pendant le processus de pulvérisation (Fig. 5 supplémentaire). Les lacunes d'oxygène sont des donneurs d'électrons bien connus dans les semi-conducteurs à base d'oxyde, ainsi que des dopants de substitution comme l'étain dans les couches minces d'ITO42. Par conséquent, à mesure que la teneur en lacunes d'oxygène dans les semi-conducteurs d'oxyde augmente, la concentration d'électrons augmente également. On introduit ainsi de l'oxygène gazeux lors de la pulvérisation d'ITO pour réduire la formation de lacunes d'oxygène dans le film déposé. De plus, son épaisseur physique est maintenue inférieure à 6 nm pour épuiser complètement les électrons. Si un film d'ITO devient plus épais, il devient plus difficile d'y appauvrir les électrons par la polarisation de la grille. En d'autres termes, les électrons ne peuvent être que partiellement appauvris et le canal arrière (côté opposé à l'électrode de grille) reste non appauvri. Cela peut provoquer un courant de coupure élevé et un décalage négatif de la tension de seuil. Pour surmonter cela, Li et al. a signalé un canal ITO ultra fin (jusqu'à 4 nm) pour les TFT hautes performances avec des opérations marche/arrêt appropriées42. Nous avons utilisé cette approche pour fabriquer d'abord des TFT ITO avec une structure de grille inférieure comprenant une couche de passivation au-dessus de l'ITO qui agit également comme un bouchon de gravure (Fig. 2a). Cela montre une mobilité d'effet de champ remarquable de plus de 60 cm2 V−1 s−1 avec un isolant de grille SiO2 de 100 nm d'épaisseur, bien supérieure à celle d'IGZO (Fig. 2b). Cependant, la tension de seuil était assez négative (-4 V), comme précédemment, et est devenue plus sévère, dépassant -5 V, lorsque la longueur du canal est passée de 25 à 16 μm. Les semi-conducteurs d'oxyde qui sont recouverts de diélectriques de grille ou d'arrêts de gravure comme dans nos dispositifs peuvent être dopés lors de la gravure sèche de ces isolants pour ouvrir le trou pour les contacts SD43. En effet, les parties exposées des oxydes semi-conducteurs sont endommagées par le plasma, et des défauts donneurs comme des lacunes d'oxygène s'y forment ainsi. Les électrons augmentés peuvent diffuser à partir de ces régions dopées (côtés SD) vers le centre du canal. Cela conduit à l'augmentation de la concentration de porteurs dans le canal et donc à un décalage négatif de la tension de seuil44,45. L'impact de la diffusion des porteurs à partir des régions SD devient plus sévère à mesure que la longueur du canal se raccourcit (Fig. 6 supplémentaire) car la partie des zones où les électrons sont diffusés augmente par rapport à la partie intrinsèque. Ce problème est défavorable à la réduction d'échelle des TFT, qui est essentielle pour l'intégration à haute densité. Nous avons également testé la stabilité électrique de ce dispositif en appliquant une contrainte de polarisation de grille positive pendant 3 h. tout en étant assez stable, il y avait un décalage positif évident de la tension de seuil en raison du piégeage d'électrons à l'interface entre le semi-conducteur et le diélectrique de grille46,47. Une telle instabilité de polarisation positive s'aggrave à mesure que l'épaisseur du semi-conducteur diminue, comme notre canal ITO de 6 nm d'épaisseur, car la densité de charge augmente dans une couche active plus mince à une polarisation de grille donnée. La courbure de la bande devient également plus raide que dans un canal plus épais48,49,50.

a Schéma d'un TFT à oxyde de type grille inférieure. b Caractéristique de transfert et mobilité par effet de champ du TFT à grille inférieure. c Courbes de transfert du TFT à grille inférieure avec différentes longueurs de canal. d Courbes de transfert échantillonnées pendant le test de contrainte de polarisation de porte positive pendant 3 h. e Illustration d'une architecture simple à double porte. f Caractéristique de transfert et mobilité à effet de champ du TFT à double déclenchement. g Courbes de transfert de TFT à double porte avec différentes longueurs de canal. h Échantillonnages des caractéristiques de transfert pendant le test de contrainte de polarisation de porte positive pendant 3 h. i Schémas du processus de fabrication de l'oxyde TFT ainsi que des masques pour la photolithographie. j Contrôle de la tension de seuil en appliquant séparément une polarisation de grille supérieure et inférieure. k Image au microscope optique d'un TFT à oxyde à double grille. Barre d'échelle, 10 μm.

Une porte supplémentaire est l'une des solutions les plus puissantes pour les problèmes mentionnés ci-dessus : le décalage de tension de seuil avec mise à l'échelle de la longueur du canal et l'instabilité induite par la contrainte de polarisation. Une porte supplémentaire résout ces problèmes en améliorant la contrôlabilité de la porte sur le canal et en induisant une flexion douce de la bande dans le semi-conducteur pendant qu'une contrainte de polarisation est appliquée51,52,53. La deuxième porte, cependant, nécessite des étapes supplémentaires, notamment le dépôt de couches minces, la photolithographie et la formation de motifs, ce qui augmente le coût et réduit le débit.

Pour éviter des étapes de fabrication supplémentaires pour la deuxième porte, nous avons fusionné la porte supérieure supplémentaire avec SD en créant un espace entre eux, comme illustré à la Fig. 2e ; ainsi, le nombre de masques est maintenu à quatre, comme dans le processus de porte unique. L'idée est simple, mais son impact sur les performances et la fiabilité de l'appareil est dramatique. Il n'y a aucune hystérésis dans la caractéristique de transfert de ce TFT à double grille, comme le montre la Fig. 2f, contrairement à celui à grille inférieure, et les tensions de seuil deviennent également proches de zéro, même à la longueur de canal la plus courte de 16 μm, grâce à la contrôlabilité améliorée de la grille (Fig. 2g). De plus, il peut supporter trois heures d'un test de contrainte de polarisation sans aucun décalage de tension de seuil en raison d'une flexion de bande plus douce dans le canal par les grilles des deux côtés. De plus, la tension de seuil peut être contrôlée en appliquant une polarisation séparément sur la grille supérieure et inférieure, ce qui est utile pour la configuration du circuit (Fig. 2j).

Comme mentionné précédemment, il y a un espace entre la porte supérieure supplémentaire et SD afin de les fusionner en un seul masque. Rendre cet écart aussi petit que possible est le moyen le plus simple d'obtenir les meilleures performances de l'appareil, car la partie du canal activée par la porte supérieure est maximisée. Nous fixons donc cet espace à 3 μm, ce qui est la taille minimale bien garantie de nos outils de lithographie. Pendant ce temps, nous avons également constaté que la mobilité par effet de champ était encore élevée (48,6 cm2 V−1 s−1) par rapport aux TFT IGZO lorsque cet écart est même doublé à 6 μm. Les tensions de seuil n'ont pas non plus changé du tout, quel que soit l'espace entre la grille supérieure et SD (Fig. 7 supplémentaire). En plus de cela, nous pouvons ajuster le chevauchement entre la grille inférieure et le SD pour réduire la capacité parasite entre eux pour les opérations à haute fréquence. Nous avons testé les TFT avec différentes longueurs de chevauchement (7, 2 et 0 μm) pour étudier l'impact de ce paramètre sur les caractéristiques de l'appareil (Fig. 8 supplémentaire). Pour celui qui ne se chevauche pas, la mobilité par effet de champ diminue à 45,9 cm2 V−1 s−1 car les électrons dans la partie de l'ITO où les contacts sont faits avec les métaux SD, ne peuvent pas être accumulés en haute densité en raison de l'absence du champ de grille. Bien qu'il y ait une perte de mobilité par effet de champ dans ce cas, elle peut être compensée par la réduction de la capacité parasite dans l'aspect du fonctionnement du circuit.

La figure 3 résume le processus d'intégration des TFT dans les ponts serpentins, en incorporant des étapes pour le revêtement PI, le décollage laser (LLO) et le transfert vers l'élastomère. Une plaquette de verre de 6 pouces est utilisée comme substrat et est recouverte d'un film PI de 2,5 μm d'épaisseur par revêtement par centrifugation qui sert de partie inférieure du revêtement. PI est un choix idéal pour l'électronique flexible ou déformable grâce à sa durabilité mécanique et sa résistance thermique substantielle.

un TFT disposé en forme de serpentin sur le substrat PI. b Revêtement PI supérieur sur les TFT avec la même épaisseur que le PI inférieur pour placer les appareils dans un plan neutre. c Gravure de deux revêtements PI sous forme serpentine. d, e Décollement des dispositifs revêtus de PI par la technique LLO et transfert de ceux-ci sur élastomère.

Nous avons conçu le dispositif unitaire pour qu'il ait une taille de 36 × 19 μm2, y compris des coussinets pour le SD et les métaux de grille, et la longueur et la largeur du canal ont été fixées à 20 et 5 μm, respectivement (Figs. 9 et 10 supplémentaires). Un réseau a ensuite été réalisé avec le dispositif en forme de serpentin (Fig. 4a, b). Après fabrication des matrices TFT, elles ont été recouvertes d'un deuxième PI de la même épaisseur de 2, 5 μm pour placer les dispositifs près du centre de la gaine PI de 5 μm d'épaisseur (Fig. 4c). Cette partie médiane de la gaine PI entre les PI supérieur et inférieur devient le plan neutre où la contrainte interne passe à zéro lorsque la gaine PI est fléchie54,55. Les TFT proches du plan neutre du revêtement subissent donc beaucoup moins de contraintes lorsque les cordes serpentines sont étirées et tordues55. Nous avons également effectué une analyse par éléments finis (FEA) pour étudier l'impact du revêtement PI sur la déformation et confirmé que le PI supérieur réduit considérablement la contrainte sur le réseau TFT lorsqu'il est étiré. (Fig. 11 supplémentaire). Une épaisseur de dispositif beaucoup plus mince (≤0,45 μm) que la gaine PI (5 μm) aide l'ensemble du corps des TFT à ne pas s'écarter de manière significative du plan neutre. Fait intéressant, même la structure de nos TFT est symétrique dans le sens vertical, c'est-à-dire que le canal est pris en sandwich avec deux grilles et des diélectriques (Fig. 2e) ; ainsi, il est également utile que le semi-conducteur et les deux interfaces avec des diélectriques puissent se trouver près du plan neutre. Après la deuxième couche de PI, le revêtement en polymère est complété en modelant l'ensemble du PI par une gravure au plasma d'oxygène en forme de serpentine (Fig. 4d, e) et la limite entre le polymère supérieur et inférieur peut être trouvée (Fig. 4f).

a Oxyde TFT disposés sous forme serpentine avant le revêtement PI supérieur. Barre d'échelle, 20 μm. b Une unité TFT dans le réseau serpentin. Barre d'échelle, 10 μm. c Schémas d'un TFT à oxyde revêtu de PI dans des situations plates et fléchies. d, e Cordes serpentines PI après la gravure des PI supérieur et inférieur. Barres d'échelle, 100 et 20 μm pour d, e, respectivement. f Paroi latérale des ponts serpentins PI et limite entre les PI supérieur et inférieur. Barre d'échelle, 2 μm.

Le film PI a ensuite été transféré d'une plaquette de verre de 6 pouces à un élastomère. La technique LLO, couramment utilisée dans la fabrication de produits électroniques flexibles, a été utilisée pour séparer notre dispositif du substrat de verre. Le dispositif a ensuite été transféré sur l'élastomère Ecoflex, un élastomère largement utilisé dans les études électroniques extensibles. Les figures 3d, e montrent le processus de transfert réussi de dispositifs entiers d'une plaquette de 6 pouces à un élastomère à grande échelle.

Pour la lithographie, un aligneur de masque traditionnel a été utilisé avec des photomasques ayant une taille minimale de 3 μm (ligne et espace). La fonction submicronique est possible avec cet aligneur si les masques sont fortement en contact avec les substrats. Cependant, cela conduit souvent à une contamination du masque et réduit le rendement dans la fabrication à grande échelle. Nous avons donc utilisé le mode proximité pour éviter le contact masque/wafer pour la prévention de la contamination du masque. La résolution dans ce mode est alors limitée à environ 2,5 µm. Même avec une technique aussi basse résolution, nous pourrions intégrer plus de 30 dispositifs unitaires dans un carré de 315 × 315 μm2 (> 30 000 TFT / cm2) où une période et demie de chaîne serpentine (40 μm de large) peut être occupée (Fig. 5a). Il s'agit d'une densité d'intégration beaucoup plus élevée que le réseau extensible susmentionné avec des transistors Si qui ne sont placés que sur les îlots rigides (<2000 transistors Si/cm2)12.

a Images au microscope optique de 25 dispositifs unitaires dans une chaîne serpentine étirée jusqu'à 100 % de déformation. Barres d'échelle, 50 μm. b Caractéristiques de transfert de 25 transistors en parallèle sur la contrainte de 0 à 100 %. c Mobilité par effet de champ et tension d'activation des TFT lors du test d'étirement. La barre d'erreur représente l'écart type. d, e Image au microscope optique d'un onduleur extensible et de ses courbes de transfert de tension sous contrainte jusqu'à 100 %. Barre d'échelle, 50 μm. f, g Schéma et photographie de deux pixels LED pilotés par des TFT à oxyde extensible, intégrés dans le pont serpentin. Barre d'échelle, 2 mm. h Courbes courant-tension des TFT connectés à LED mesurées avant et après l'étirement. i, j Lumières rouges de deux pixels LED lorsque les tensions de grille ont balayé vers le côté positif à des contraintes de 0 % et 100 %. Barres d'échelle, 2 mm pour les deux (i, j).

La densité d'intégration des TFT sur les chaînes serpentines peut facilement être augmentée en réduisant l'appareil à l'aide d'outils de lithographie avec des résolutions plus élevées, tels que les steppers i-line ou les scanners ArF, qui sont couramment utilisés dans les fabrications de semi-conducteurs, garantissant des résolutions de 800 nm ou 100 nm, respectivement. Étant donné que le processus pour les TFT à oxyde est hautement compatible avec les processus de semi-conducteurs typiques, l'adoption de tels outils de lithographie à semi-conducteurs est également courante40,41. Un TFT IGZO avec une longueur de canal de 180 nm par un scanner KrF (résolution légèrement inférieure à celle des scanners ArF) est un exemple représentatif à ce stade56. La taille du dispositif unitaire (36 μm * 19 μm = 684 μm2) dans notre rapport peut être réduite avec un stepper i-line ou un scanner ArF à 50 μm2 ou 0,8 μm2, respectivement.

Pour le test mécanique de base, nous avons disposé 25 TFT unitaires en connexion parallèle dans les ponts serpentins de 40 μm de large et l'avons étiré de 0 à 100% de déformation par intervalles de 20% (Fig. 5a). Les caractéristiques de transfert mesurées à chaque intervalle se chevauchent presque et sa mobilité par effet de champ et sa tension de seuil sont presque inchangées après une déformation de 100% (Fig. 5b, c). Un test d'étirement cyclique a également été réalisé avec les conditions difficiles d'une déformation à 100 %, d'une vitesse de déformation de 1 mm/s et de 10 000 fois la déformation. Les TFT recouverts de PI ont géré avec succès ce test d'étirement et de relâchement répété (Fig. 12 supplémentaire et vidéo 1).

Après avoir confirmé l'excellente fiabilité mécanique des TFT, nous avons construit deux exemples pour démontrer leur application dans les circuits intégrés extensibles et les écrans. La figure 5d montre que l'onduleur se compose de 25 unités TFT. Parmi les appareils, les portes de 5 TFT étaient liées à une ligne d'alimentation (connexion de diode). L'onduleur fabriqué a bien fonctionné, même à une contrainte de 100 %, et ses courbes de transfert de tension sont également restées pratiquement inchangées lors de la déformation (Fig. 5e).

La figure 5f représente le schéma de deux diodes électroluminescentes (LED) connectées à des TFT extensibles pour la démonstration de l'application d'affichage. La LED mesure 1,6 × 0,8 mm2 et est placée des deux côtés de TFT extensibles (Fig. 5g). La tension de commande (VDD) est fournie via les TFT, et non directement aux LED comme celles des pixels d'affichage. Bien que 5 V soient appliqués en continu à la borne de drain, une polarisation de grille négative éteint complètement les TFT et bloque le flux de courant vers les LED (Fig. 5h). Au fur et à mesure que la tension de grille passait du côté positif, les TFT étaient allumés et la LED commençait à briller (Vidéos supplémentaires 2 et 3). La luminosité de la LED a progressivement augmenté à mesure que la porte devenait plus polarisée positivement (Fig. 5i, j). La stabilité supérieure sous déformation a été confirmée une fois de plus avec le chevauchement de deux courbes courant-tension de TFT connectés à LED mesurées à 0 et 100% de déformation (Fig. 5h). Chaque lettre de 'STRETCHABLE' sur l'échantillon est uniformément séparée avec la direction d'étirement. Cela signifie que les électrodes métalliques et les TFT sur les cordes serpentines ont également été étirés uniformément pendant le test mécanique.

En résumé, nous avons introduit des transistors inorganiques « réellement » extensibles avec des performances élevées et une excellente stabilité électrique et mécanique. Une densité d'intégration élevée (> 30 000 transistors/cm2) est obtenue par l'intégration directe de TFT d'oxyde dans des chaînes serpentines, où les électrodes passives étaient généralement placées dans d'anciens réseaux extensibles inorganiques. Les caractéristiques électriques ont été préservées même après que les TFT étirables aient été étirés à 100 % de déformation, grâce au revêtement en PI. De plus, notre approche est basée sur les techniques de fabrication standard des semi-conducteurs/écrans. Ainsi, un rendement élevé et des caractéristiques de dispositif uniformes peuvent être obtenus. Nous espérons que notre approche ouvrira la voie à la fabrication de produits extensibles hautement miniaturisés nécessitant des performances et une fiabilité élevées.

Un vernis polyimide (KPI-1500, Komec) a été appliqué par centrifugation sur une tranche de verre de 6 pouces à 2500 tr/min pendant 2 min. La plaquette a été séchée à 80 ° C pendant 10 min et cuite à 450 ° C pendant une heure avec purge au N2. En tant que couches tampons, SiNx et SiO2 ont été déposés séquentiellement par dépôt chimique en phase vapeur assisté par plasma (PECVD) à 300 ° C avec une épaisseur de 10 nm pour chacun. Les couches Mo (15 nm) et ITO (5 nm) ont également été pulvérisées séquentiellement, et elles ont été modelées comme une grille inférieure par photolithographie (MA6, SUSS MicroTec) et la technique de gravure humide (MA-SO2, Dongwoo Finechem).

Cette grille inférieure a été recouverte de PECVD SiO2 de 100 nm d'épaisseur comme diélectrique de grille à 300 ° C et la couche de canal ITO a été pulvérisée sur le SiO2. Pour le dépôt d'ITO, la puissance du plasma à courant continu (CC) a été maintenue à 150 W et O2 a été introduit au débit de 1,0 SCCM en plus d'Ar comme gaz de pulvérisation (24 SCCM), pour contrôler la concentration de porteurs dans l'ITO. Un SiO2 de 10 nm d'épaisseur a également été déposé sur le canal ITO pour protéger la couche de canal des dommages causés par les produits chimiques humides et le plasma lors du processus de gravure ultérieur. La couche active, constituée d'ITO et de SiO2, modelée par la technique de gravure sèche utilisant un mélange de gaz Cl2 et Ar (50/50 SCCM) et la pression de travail et la puissance du plasma radiofréquence (RF) ont été maintenues à 5 mTorr et 350 W, respectivement.

Le deuxième isolant de grille a ensuite été déposé sur la couche active à l'aide de PECVD à 300 ° C avec une épaisseur de 140 nm. Les trous de contact ont été gravés par gravure sèche à l'aide de gaz CF4 et Ar (80/20 SCCM), avec une pression de travail de 5 mTorr et une puissance de plasma RF de 300 W. Les couches isolantes, y compris les diélectriques de grille supérieur/inférieur et les tampons, ont été gravés à ce stade, à l'exception de la zone active avec quelques marges (comme indiqué par la ligne pointillée sur la figure 2k) pour exposer la surface nue en polyimide. Après la gravure des diélectriques, des couches métalliques Mo (20 nm)/Al (100 nm)/Mo (30 nm) ont été pulvérisées et modelées en tant que contacts SD, grille supérieure supplémentaire et plots de mesure par gravure humide avec le même agent de gravure pour la grille inférieure. Un recuit thermique a ensuite été réalisé pendant 2h à 300°C sous vide. Un autre vernis polyimide (VTECTM PI-1388, RBI) a été enduit par centrifugation à 4000 RPM pendant 3 min et séché à 120 °C pendant 3 min. La cuisson finale a été effectuée à 250 ° C pendant une heure sous vide (Fig. 3b). Le masque dur ITO de 10 nm d'épaisseur a été pulvérisé sur le PI supérieur et modelé par gravure sèche avec les mêmes conditions pour la gravure de la couche active. Enfin, les PI inférieur et supérieur ont été gravés à travers ce masque dur ITO en forme de serpentin par plasma O2 et un masque ITO a été décapé par le même agent de gravure humide pour le motif de grille (Fig. 3c).

Tout d'abord, les dispositifs fabriqués sur la plaquette de verre ont été laminés avec un film de capture (SPV-P-367K, Nitto Denko). Ils ont ensuite été détachés de la plaquette de verre par la technique LLO (KORONATM, systèmes AP). Les matrices TFT ont donc été temporairement transférées sur le film de capture à cette étape. Le précurseur d'élastomère (Ecoflex 00-30, Smooth-On) a été versé sur le film de ramassage pour couvrir l'ensemble des dispositifs sur le film, et durci pendant 3 h à température ambiante. Après le durcissement de l'élastomère, le processus de transfert a été achevé en détachant le film de ramassage (Fig. 14 supplémentaire).

Les caractéristiques de transfert des TFT et les tests de contrainte ont été effectués dans l'air à l'aide d'un analyseur de dispositif à semi-conducteur (B1500A, Keysight). La mobilité par effet de champ en régime de saturation a été estimée à partir des caractéristiques de transfert à l'aide de l'équation suivante : ID,sat = μFE(WCi/2L)(VGS−Vth)2 où ID,sat, W, L, Ci, VGS et Vth sont respectivement le courant de drain en régime de saturation, la largeur du canal, la longueur du canal, la capacité de grille par unité de surface, la tension grille-source et la tension de seuil, respectivement. Pour les TFT à grille unique, le Ci provient uniquement du diélectrique de grille inférieure SiO2 de 100 nm d'épaisseur. D'autre part, il y a deux condensateurs dans les TFT à double grille ; ainsi, Ci dans ce cas est la somme des capacités de la grille supérieure (CTG,i) et de la grille inférieure (CBG,i). La mobilité par effet de champ des TFT à double porte dans la présente étude est quelque peu sous-estimée car la taille de la porte supérieure a été fixée égale à la porte inférieure pour l'extraction de la mobilité, bien que la zone de la porte supérieure soit plus petite que celle de la porte inférieure dans la structure TFT proposée en raison de la région décalée. Nous avons considéré qu'il s'agissait d'une manière plus stricte et plus conservatrice d'évaluer notre TFT car la porte supérieure, y compris la région décalée, occupe en fait le même espace que la porte inférieure et constitue une comparaison plus juste avec les TFT à double porte conventionnels, qui ont une taille équivalente de portes supérieure et inférieure.

Les auteurs déclarent que toutes les données à l'appui des conclusions de cette étude sont disponibles dans l'article et ses fichiers d'informations supplémentaires ou auprès de l'auteur correspondant sur demande raisonnable.

Dans la version pdf de l'article, il y avait une erreur dans le saut de ligne à la page 3, ligne 5, cela a maintenant été corrigé dans la version pdf de l'article.

Wang, S. et al. Électronique de peau issue de la fabrication évolutive d'un réseau de transistors intrinsèquement extensibles. Nature 555, 83–88 (2018).

Article ADS CAS PubMed Google Scholar

Chortos, A. et al. Poursuite de la peau électronique prothétique. Nat. Mater. 15, 937–950 (2016).

Article ADS CAS PubMed Google Scholar

Kim, J. et al. Électronique à nanoruban de silicium extensible pour prothèse cutanée. Nat. Commun. 5, 5747 (2014).

Article ADS CAS PubMed Google Scholar

Dai, Y. et al. Transistors étirables et circuits fonctionnels pour l'électronique humaine intégrée. Nat. Électron. 4, 17–29 (2021).

Article CAS Google Scholar

Chortos, A. et al. Étude des facteurs limitants dans les transistors tout carbone extensibles pour une électronique extensible fiable. ACS Nano 11, 7925–7937 (2017).

Article CAS PubMed Google Scholar

Zhang, G. et al. Approche polyvalente de réseau de polymères interpénétrés pour des dispositifs électroniques extensibles robustes. Chim. Mater. 29, 7645–7652 (2017).

Article CAS Google Scholar

Molina-Lopez, F. et al. Réseau de transistors synaptiques extensibles et basse tension imprimés par jet d'encre. Nat. Commun. 10, 2676 (2019).

Article ADS CAS PubMed PubMed Central Google Scholar

Oh, JY et al. Film polymère semi-conducteur auto-réparable étirable pour réseau de détection de contrainte à matrice active. Sci. Adv. 5, eaav3097 (2019).

Article ADS CAS PubMed PubMed Central Google Scholar

Guan, Y.-S. et coll. Nanofilm semi-conducteur caoutchouteux assemblé à l'interface air/eau pour une électronique intégrée entièrement caoutchouteuse. Sci. Adv. 6, eabb3656 (2020).

Article ADS CAS PubMed PubMed Central Google Scholar

Sim, K. et al. Électronique intégrée entièrement caoutchouteuse à partir de semi-conducteurs intrinsèquement extensibles à mobilité efficace élevée. Sci. Adv. 5, eaav5749 (2019).

Article ADS PubMed PubMed Central CAS Google Scholar

Wang, W. et al. Transistors et circuits intrinsèquement extensibles insensibles aux contraintes. Nat. Électron. 4, 143-150 (2021).

Article CAS Google Scholar

Kim, D.-H. et coll. Conception de matériaux et de maillages non coplanaires pour circuits intégrés à réponses élastiques linéaires aux déformations mécaniques extrêmes. Proc. Natl Acad. Sci. États-Unis 105, 18675–18680 (2008).

Article ADS CAS PubMed PubMed Central Google Scholar

Ko, HC et al. Une caméra oculaire électronique hémisphérique basée sur l'optoélectronique de silicium compressible. Nature 454, 748-753 (2008).

Article ADS CAS PubMed Google Scholar

Kim, D.-H. et coll. Conceptions structurelles optimisées pour les circuits intégrés en silicium extensible. Petit 5, 2841–2847 (2009).

Article CAS PubMed Google Scholar

Hu, X. et al. Systèmes électroniques à semi-conducteurs inorganiques étirables. Adv. Mater. 23, 2933-2936 (2011).

Article CAS PubMed Google Scholar

Matsuhisa, N. et al. Conducteurs élastiques imprimables à haute conductivité pour applications textiles électroniques. Nat. Commun. 6, 7461 (2015).

Article ADS CAS PubMed Google Scholar

Münzenrieder, N. et al. Électronique à couche mince d'oxyde extensible et conformable. Adv. Électron. Mater. 1, 1400038 (2015).

Article CAS Google Scholar

Yoon, J. et al. Textiles électroniques robustes et extensibles à base d'oxyde de zinc indium gallium formés par impression par transfert assistée par cils. Nat. Commun. 7, 11477 (2016).

Article ADS CAS PubMed PubMed Central Google Scholar

Cantarella, G. et al. Conception d'un substrat élastomère technique pour dispositifs et capteurs actifs extensibles. Adv. Fonct. Mater. 28, 1705132 (2018).

Article CAS Google Scholar

Kim, JO et al. Film diélectrique polymère hybride à modification de structure de réseau avec zircone pour les applications de transistors étirables. Adv. Fonct. Mater. 30, 1906647 (2020).

Article CAS Google Scholar

Zheng, Y.-Q. et coll. Microlithographie optique monolithique de circuits élastiques à haute densité. Sciences 373, 88-94 (2021).

Article ADS CAS PubMed Google Scholar

Nomura, K. et al. Transistor à couches minces fabriqué dans un semi-conducteur à oxyde transparent monocristallin. Sciences 300, 1269-1272 (2003).

Article ADS CAS PubMed Google Scholar

Nomura, K. et al. Fabrication à température ambiante de transistors à couches minces flexibles transparents à l'aide de semi-conducteurs à base d'oxyde amorphe. Nature 432, 488–492 (2004).

Article ADS CAS PubMed Google Scholar

K. Park, S.-H. et coll. Transistors à couches minces ZnO transparents et photo-stables pour piloter un panneau d'affichage à diode électroluminescente organique à matrice active. Adv. Mater. 21, 678–682 (2009).

Article CAS Google Scholar

Oh, H. et al. Instabilité de polarisation négative accélérée par les photons impliquant la création d'états de sous-espace dans un transistor à couches minces amorphe In-Ga-Zn-O. Appl. Phys. Lett. 97, 183502 (2010).

Article ADS CAS Google Scholar

Jeon, S. et al. Architecture de dispositif à trois bornes fermées pour éliminer la photoconductivité persistante dans les réseaux de photocapteurs à semi-conducteurs à oxyde. Nat. Mater. 11, 301–305 (2012).

Article ADS CAS PubMed Google Scholar

Kim, Y.-H. et coll. Dispositifs flexibles à oxyde métallique fabriqués par activation photochimique à température ambiante de films sol-gel. Nature 489, 128-132 (2012).

Article ADS CAS PubMed Google Scholar

Yu, X. et al. Oxydes métalliques pour applications optoélectroniques. Nat. Mater. 15, 383–396 (2016).

Article ADS CAS PubMed Google Scholar

Papadopoulos, N. et al. Balises tactiles basées sur l'électronique à couche mince pour l'Internet de tout. Nat. Électron. 2, 606–611 (2019).

Article PubMed PubMed Central Google Scholar

Sharma, BK et al. Transfert de rouleau contrôlé par la charge de transistors à oxyde pour l'électronique extensible. Adv. Fonct. Mater. 23, 2024-2032 (2013).

Article CAS Google Scholar

Roméo, A. et al. Transistors à couche mince d'oxyde métallique étirable sur un substrat technique pour les applications cutanées électroniques. en 2015 37e Conférence internationale annuelle de l'IEEE Engineering in Medicine and Biology Society (EMBC) 8014–8017 (2015).

Park, CW et al. Modélisation basée sur la photolithographie d'interconnexions en métal liquide pour des circuits extensibles intégrés de manière monolithique. ACS Appl. Mater. Interfaces 8, 15459–15465 (2016).

Article CAS PubMed Google Scholar

Cantarella, G. et al. Transistors et circuits couches minces bouclés sur élastomères souples pour électronique étirable. ACS Appl. Mater. Interfaces 9, 28750–28757 (2017).

Article CAS PubMed Google Scholar

Park, CW et al. Matrice active extensible de transistors à couche mince d'oxyde avec interconnexions monolithiques en métal liquide. Appl. Phys. Express 11, 126501 (2018).

Annonces d'article Google Scholar

Hasan, MM et al. Transistors à couche mince d'oxyde robustes avec couche enterrée CNT intégrée pour l'électronique extensible. IEEE J. Electron Devices Soc. 7, 801–807 (2019).

Article CAS Google Scholar

Sim, K. et al. Électronique multifonctionnelle douce et imperceptible à base de nanomembrane métal-oxyde-semi-conducteur pour interfaces homme-machine portables. Sci. Adv. 5, eaav9653 (2019).

Article ADS CAS PubMed PubMed Central Google Scholar

Jang, H.-W. et coll. Impact de l'épaisseur du film polyimide pour améliorer la robustesse mécanique des transistors en couches minces InGaZnO étirables préparés sur des substrats élastomères de dimension ondulée. ACS Appl. Mater. Interfaces 11, 34076–34083 (2019).

Article CAS PubMed Google Scholar

Han, K.-L. et coll. Durabilité mécanique des TFT a-IGZO flexibles/extensibles sur l'îlot PI pour une application électronique portable. ACS Appl. Électron. Mater. 3, 5037–5047 (2021).

Article CAS Google Scholar

Kim, Y. et al. Un film polymère à module d'ingénierie avec une robustesse mécanique pour l'application à une plate-forme de substrat hautement déformable dans l'électronique extensible. Chim. Ing. J. 431, 134074 (2022).

Article CAS Google Scholar

Ozer, E. et al. Un moteur de traitement d'apprentissage automatique câblé fabriqué avec des transistors à couche mince d'oxyde métallique submicronique sur un substrat flexible. Nat. Électron. 3, 419–425 (2020).

Article Google Scholar

Biggs, J. et al. Un microprocesseur Arm 32 bits nativement flexible. Nature 595, 532–536 (2021).

Article ADS CAS PubMed Google Scholar

Li, S. et al. Oxyde d'indium et d'étain d'une épaisseur nanométrique pour l'électronique haute performance avancée. Nat. Mater. 18, 1091-1097 (2019).

Article ADS CAS PubMed Google Scholar

Mativenga, M. et al. Performances des TFT a-IGZO 5 nm avec différentes longueurs de canal et un bouchon de gravure fabriqué par exposition aux UV arrière. IEEE Electron. Dispositif Lett. 33, 824–826 (2012).

Article ADS CAS Google Scholar

Kang, DH et al. Dépendance de la tension de seuil à la longueur du canal dans les transistors à couche mince d'oxyde d'indium-gallium-zinc amorphe. Appl. Phys. Lett. 102, 083508 (2013).

Article ADS CAS Google Scholar

Kim, HW et al. Influence de la longueur effective du canal dans les transistors à couches minces coplanaires amorphes d'indium-gallium-zinc-oxyde auto-alignés avec différentes températures de recuit. Appl. Phys. Lett. 113, 022104 (2018).

Article ADS CAS Google Scholar

Suresh, A. et al. Stabilité aux contraintes de polarisation des transistors à couches minces transparents à base de canaux d'oxyde de zinc et de gallium d'indium. Appl. Phys. Lett. 92, 033502 (2008).

Article ADS CAS Google Scholar

Cho, EN et al. Analyse de l'instabilité de contrainte de polarisation dans les transistors à couches minces amorphes InGaZnO. IEEE Trans. Maître de l'appareil. Rel. 11, 112-117 (2011).

Article CAS Google Scholar

Oh, H. et al. Stabilité d'éclairage de polarisation améliorée du transistor à couche mince d'oxyde grâce à l'insertion d'une barrière de charge positive ultra-mince dans le matériau actif. Appl. Phys. Lett. 99, 022105 (2011).

Article ADS CAS Google Scholar

Li, Y. et al. Effet de l'épaisseur du canal sur les performances électriques d'un transistor à couches minces IGZO amorphe avec un diélectrique d'oxyde d'alumine déposé en couche atomique. Courant. Appl. Phys. 14, 941–945 (2014).

Annonces d'article Google Scholar

Xu, Y. et al. À l'origine de l'amélioration du transport de charge dans les transistors à couches minces à double grille In-Ga-Zn-O : une perspective de bruit à basse fréquence. IEEE Electron. Dispositif Lett. 36, 1040-1043 (2015).

Article ADS CAS Google Scholar

Chen, T.-L. et coll. Commande de courant améliorée des transistors à couches minces α-IGZO à double grille. IEEE Electron. Dispositif Lett. 34, 417–419 (2013).

Article ADS CAS Google Scholar

Lui, X. et al. Mise en œuvre de TFT a-IGZO à double grille à homojonction entièrement auto-alignés. IEEE Electron. Dispositif Lett. 35, 927–929 (2014).

Article ADS CAS Google Scholar

Hernández-Barrios, Y. et al. Modèle analytique courant-tension pour les TFT a-IGZO à double grille avec structure symétrique pour un seuil supérieur. IEEE Trans. Électron. Appareils 67, 1980-1986 (2020).

Annonces d'article Google Scholar

Kim, D.-H. et coll. Circuits intégrés en silicium extensibles et pliables. Sciences 320, 507-511 (2008).

Article ADS CAS PubMed Google Scholar

Kim, Y.-H. et coll. TFT à oxyde plan neutre très robuste résistant à un rayon de courbure de 0,25 mm pour une électronique extensible. Sci. Rep. 6, 25734 (2016).

Article ADS CAS PubMed PubMed Central Google Scholar

Jeon, S. et al. Transistor à couches minces d'oxyde à l'échelle du nanomètre avec un potentiel pour les applications de capteurs d'images à haute densité. ACS Appl. Mater. Interfaces 3, 1–6 (2011).

Article CAS PubMed Google Scholar

Télécharger les références

Ce travail a été en partie soutenu par la subvention de l'Institute for Information & Communications Technology Promotion (IITP) financée par le gouvernement coréen (MSIT) (2017-0-00048-005, Development of Core Technologies for Tactile Input/Output Panels in Skintronics (Skin Electronics)) et la National Research Foundation of Korea (NRF) subvention financée par le gouvernement coréen (MSIT) (2020M3H4A3081897, Development of backplane technology and evaluation platform for the materials in the ultra-petit canal/TFT hautement flexibles).

Laboratoire de recherche créative sur les TIC, Institut de recherche en électronique et télécommunications (ETRI), Daejeon, 34129, République de Corée

Himchan Oh, Ji-Young Oh, Parc Chan Woo, Jae-Eun Pi, Jong-Heon Yang et Chi-Sun Hwang

Vous pouvez également rechercher cet auteur dans PubMed Google Scholar

HO a conçu les expériences et fabriqué les matrices TFT. CWP propose l'idée d'un gainage plastique pour les transistors et J.-YO transfère les dispositifs fabriqués sur des élastomères. La caractérisation électrique et les tests de contrainte de polarisation ont été effectués par HO et les données ont été analysées et discutées avec J.-EP, J.-HY et C.-SH Le test mécanique des transistors étirables a été effectué par HO et J.-YO Enfin, HO a rédigé le manuscrit et tous les auteurs l'ont revu et ont participé à la révision du contenu.

Correspondance à Chi-Sun Hwang.

Les auteurs ne déclarent aucun intérêt concurrent.

Nature Communications remercie Perdro Barquinha, Guozhen Shen et Binghao Wang pour leur contribution à l'examen par les pairs de ce travail.

Note de l'éditeur Springer Nature reste neutre en ce qui concerne les revendications juridictionnelles dans les cartes publiées et les affiliations institutionnelles.

Libre accès Cet article est sous licence Creative Commons Attribution 4.0 International License, qui permet l'utilisation, le partage, l'adaptation, la distribution et la reproduction sur n'importe quel support ou format, tant que vous donnez le crédit approprié à l'auteur ou aux auteurs originaux et à la source, fournissez un lien vers la licence Creative Commons et indiquez si des modifications ont été apportées. Les images ou tout autre matériel tiers dans cet article sont inclus dans la licence Creative Commons de l'article, sauf indication contraire dans une ligne de crédit au matériel. Si le matériel n'est pas inclus dans la licence Creative Commons de l'article et que votre utilisation prévue n'est pas autorisée par la réglementation légale ou dépasse l'utilisation autorisée, vous devrez obtenir l'autorisation directement du détenteur des droits d'auteur. Pour voir une copie de cette licence, visitez http://creativecommons.org/licenses/by/4.0/.

Réimpressions et autorisations

Oh, H., Oh, JY., Park, CW et al. Intégration haute densité de transistors à couches minces inorganiques étirables avec d'excellentes performances et fiabilité. Nat Commun 13, 4963 (2022). https://doi.org/10.1038/s41467-022-32672-8

Télécharger la citation

Reçu : 24 janvier 2022

Accepté : 10 août 2022

Publié: 24 août 2022

DOI : https://doi.org/10.1038/s41467-022-32672-8

Toute personne avec qui vous partagez le lien suivant pourra lire ce contenu :

Désolé, aucun lien partageable n'est actuellement disponible pour cet article.

Fourni par l'initiative de partage de contenu Springer Nature SharedIt

En soumettant un commentaire, vous acceptez de respecter nos conditions d'utilisation et nos directives communautaires. Si vous trouvez quelque chose d'abusif ou qui ne respecte pas nos conditions ou directives, veuillez le signaler comme inapproprié.

Nouvelles

Intégration haute densité de transistors à couches minces inorganiques extensibles avec d'excellentes performances et fiabilité